PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-154173

(43) Date of publication of application: 27.05.1992

(51)Int.CI.

H01L 29/784

(21)Application number : 02-280202

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


(72)Inventor: SHIRAI KOJI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To improve electrostatic surge resistance of a lateral MOSFET by forming a back gate region (in which its partial surface is a channel region) so as to be brought into contact with the part of the outer periphery of the drain region and to surround the drain region at a position separate therefrom.

CONSTITUTION: A first impurity diffused layer 11 for a P-type drain region is formed partly on the surface of a semiconductor substrate 10, and a second impurity diffused region 12 for leading a P+ type drain electrode is formed in the region 11. A third impurity diffused layer 13 for an N-type back gate region (in which its partial surface is a channel region) having higher impurity concentration than that of the substrate 10 is formed partly on the substrate 10 so as to surround the layers 11 and 12. If a high voltage electrostatic surge is input to a drain electrode D formed in contact with the layer 12, a surge current dispersively flows from the drain region toward a peripheral back gate region, the rise of the potential of the drain region is reduced so as to scarcely exceed the absolute resistance of a gate insulating film 15 and to improve an electrostatic surge resistance.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本 国特許庁(JP)

10特許出願公開

⑫ 公 開 特 許 公 報 (A)

平4-154173

Sint. Cl. 5

識別配号

庁内整理番号

❷公開 平成4年(1992)5月27日

H 01 L 29/784

8422-4M 8422-4M

H 01 L 29/78

3 0 1 X 3 0 1 D

審査請求 未請求 請求項の数 4 (全7頁)

❷発明の名称 半導体装置

> 頭 平2-280202 ②特

❷出 頤 平2(1990)10月17日

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩

川工場内

②出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

何代 理 弁理士 鈴江 武彦 外3名

.1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 機型MOS FETが形成された半導体 装置において、上記模型MOS FETは、

第1導電型の半導体基板の表面の一部に形成さ れた第2導電型のドレイン領域用の第1の不裁物 拡散層と、

この第1の不能物拡散層の領域内部に存在し、 この第1の不純物拡散層よりも基板表面から接合 面までの深さ方向の距離が浅く形成され、この第 1の不純物拡散層より高い不純物濃度を有する第 2導電型のドレイン電極取り出し用の第2の不純 物拡散層と、

前記第1の不純物拡散層の外周の一部に接し、 前記第1の不執物拡散層および第2の不純物拡散 層を取り囲むように前記半導体基板の表面の一部 に形成され、上記半導体基板より高い不純物濃度 を有する第1毎電型のパックゲート領域用の第3

の不純物拡散層と、

この第3の不純物拡散層が前記第1の不純物拡 散層に接する領域内部に存在し、この第3の不純 物拡散層よりも基板表面から接合面までの深さ方 向の距離が改く形成され、前記第1の不能物拡散 層より高い不純物濃度を有する第2導電型のソー ス領域用の第4の不純物拡散層と、

この第4の不純物拡散層と前記第1の不純物拡 散層との間の前記第3の不純物拡散層の表面のチ ャネル領域上にゲート絶縁膜を介して形成された ゲート電極と、

前記第2の不純物拡散層にコンタクトして形成 されたドレイン電極と、

前記第3の不純物拡散層および第4の不純物拡 飲服に共通にコンタクトして形成されたソース・ バックゲート共通電極

とを具備することを特徴とする半導体装置。

(2) 請求項1記載の半導体装置において、前 記半導体基板はシリコン単結晶基板であり、前記 ゲート絶縁原は二酸化シリコン膿であることを特

特蘭平 4-154173 (2)

徴とする半導体装置。

- (3) 請求項1記載の半導体装置において、前記第1導電型の半導体基板は、第2導電型の半導体基板は、第2導電型の半導体基板より高い不統物濃度を有する第1導電型の半導体領域により囲まれていることを特徴とする半導体装置。
- (4) 請求項3記載の半導体装置において、前記第2導電型の半導体基板上には請求項1記載の素子とは別の素子が形成されていることを特徴とする集積回路化された半導体装置。
- 3. 発明の詳細な説明

[発明の目的]

(度業上の利用分野)

本発明は、個別半導体 煮 子あるいは半導体 製 額回路などの半導体装置に係り、特に半導体基板 上に形成される二重拡散型の模型 MOSFET (絶録ゲート型電界効果トランジスタ)の構造に 関する。

(従来の技術)

一般に、二重拡散型のMOS FETを

は、ドレイン電極58に高電圧の静電サージが入生力した場合、第6図中に示す矢印のように領域用のP型拡散層51ーチャネル領域・パックゲート電域開のN型拡散層53の経路に沿ってサージの時、N型拡散層53の形成分Rによってドレイン領域用のP型拡散層51の電位が上昇し、この電位がゲート絶縁膜55の絶縁耐量を越えた場合にはゲート絶縁膜55が破壊し、素子の静電破壊が生じてしまう。

(発明が解決しようとする課題)

上記したように従来の模型MOS FETは、 素子の静電サージ耐量(静電破壊電圧)が低いと いう問題がある。

本発明は、上記問題点を解決すべくなされたもので、その目的は、模型MOSFETの静電サージ耐量の向上を図り得る半導体装置を提供することにある。

C M O S (相橋性M O S)により構成する場合、 P チャネル M O S トランジスタまたは N チャネル M O S トランジスタのいずれか一方は模型 M O S F E T として構成している。

第5図(a)および(b)は、従来の複型のPチャネルMOSトランジスタの一例につかで、してのB・B線断面構造を示している。第5図(a)および(b)においン領について、50(k)においン領域によりのP・型拡散層、52はドレイン電域は・スには、50kmのN型拡散層、54はアートを最近によりのP・型拡散層、55はゲート絶縁膜、55はボックゲート共通電域のOP・電域、57は層間絶縁膜、55はボックがート共通電域のロンとのは、アース・バックゲート共通電域のことをでいる。アース・バックがテート共通電域のことをであるがアートである。アース・バックがテート共通である。アース・バックがテート共通である。アース・バックがテート共通である。アース・バックがテート共通である。アース・ボックがテートである。アース・ボックがテートである。アース・ボックがテートである。アース・ボックがテートである。アース・ボックがテートである。アース・ボックがテートである。アース・ボックがテートである。アース・ボックがテートである。アース・ボックがテートである。アース・ボックがテートである。アース・ボックを表示している。

このような従来の模型MOS FETにおいて

[発明の構成]

(課題を解決するための手段)

本発明は、模型MOS .FETが形成された 半導体装置において、上記模型MOS FETは、 第1導電型の半導体基板の表面の一部に形成され た第2導電型のドレイン領域用の第1の不純物拡 散層と、この第1の不純物拡散層の領域内部に存 在し、この第1の不純物拡散層よりも基板表面から ら接合面までの藻さ方向の距離が浅く形成され、 この第1の不純物拡散層より高い不純物濃度を有 する第2導電型のドレイン電極取り出し用の第2 の不純物拡散層と、前記第1の不純物拡散層の外 周の一部に接し、前記第1の不純物拡散層および 第2の不執物拡散層を取り囲むように前記半導体 基板の表面の一部に形成され、上記半導体基板よ り高い不純物温度を有する第1導電型のバックゲ ート領域用の第3の不純物拡散層と、この第3の 不純物拡散層が前記第1の不純物拡散層に接する 領域内部に存在し、この第3の不純物拡散層より も基板表面から接合面までの深さ方向の距離が浅

特別平4-154173(3)

(作用)

ドレインのはの外周の一部に接し、これがの外周の一部に接し、これがの外間の一部に接し、これが一部ではなる。)の間はないのではないではないので、ドレインは、サージが入力した場合には、サージが入力した場合には、サーダの対応がでは、サージが入力した場合には、サーダの対応ができるが、アンインのはないので、ドレインのはなり、この電位がゲートを経過できる。

され、この第1の不純物拡散層11より高い不純 物濃度を有するP^型のドレイン電極取り出し用・ の第2の不純物拡散層である。13は前記第1の 不純物拡散層11の外周の一部に接し、前記第1 の不執物拡散層11および第2の不純物拡散層 12を取り囲むように前紀半導体器板10の表 面の一部に形成され、上記半導体基板10より高 い不鈍物濃度を有するN型のバックゲート領域用 の第3の不純物拡散層である。14はこの第3の 不純物拡散層13が前記第1の不純物拡散層11 に接する領域内部に存在し、この第3の不純物拡 飲層13よりも基板表面から接合面までの深さ方 向の距離が浅く形成され、前記第1の不純物拡散 層11より高い不純物濃度を有する P * 型のソー ス領域用の第4の不純物拡散層である。Gはこの 第4の不純物拡散層14と前記第1の不純物拡散 展11との間の前記第3の不純物拡散層13の表 面のチャネル領域CH上にゲート絶縁膜(例えば 二酸化シリコン膜; S i O 2 膜) 1.5 を介して形 成されたゲート電極である。Dは前記第2の不純

越え難くなり、ゲート絶縁膜の破壊、素子の静電 破壊が抑制される。

(実施例)

以下、図面を参照して本発明の実施例を詳細に説明する。

次に、上記したような複数の P チャネル M O S トランジスタの形成方法の一例について第 2 図 (a) 乃至 (m) を参照しながら簡単に説明する。まず、第 2 図 (a) に示すように、 N - 型シリコン基板 1 0 に対して 1 0 D D でのドライ酸化により表面に 0 . 1 μ m の絶縁膜 (S i O 2) 2 1を形成する。

次に、第2図(b)に示すように、フォトエッチング法により 表面にフォトレジストパターン 22を形成し、イオン住入法により全面にP塑不

特閒平 4-154173(4)

純物のイオン(例えばボロンイオンB・)を注入する。

次に、第2図(c)に示すように、1200℃の無処理によりボロンを拡散させ、P型のドレイン領域用の不純物拡散層11を形成する。

次に、第2図 (d) に示すように、1000℃ のスチーム酸化により表面に1.0μmの絶縁膜 (SiO₂) 23を成長させる。

次に、第2図(e)に示すように、フォトエッチング法により前記絶縁膜23の一部を開口する。次に、第2図(f)に示すように、1000℃のドライ酸化により上記関口部の表面に0.1μmのゲート絶縁膜(SiOz)15を形成する。次に、第2図(g)に示すように、CVD(化学気相成長)法により番板全面にポリシリコン膜をパターニングとにより前記ポリシリコン膜をパターニングしてゲート電極Gを形成する。

次に、第2図(h)に示すように、フォトエッチング法により表面にフォトレジストパターン

次に、第2図(m)に、基板全面にに、第(例えば A ℓ) ・ 0 μ m の上記を見いる。 E 板 の F に な の A ℓ) ・ 2 に は B ℓ に フォトエッチ る に は り 出 し た ば ら か と と む 散 間 1 2 に 面 間 が と と む 散 層 1 2 に 面 間 部 の に 取 り 出 し 和 な む 記 知 知 如 の に れ む む い の は い の の が っ か の ト す る と 共 に 践 り の が っ か の ト す る は む い の が っ か の が っ か の に れ む む い の の に れ ひ の か い の の に れ む む い の か に れ む む い の か に れ む む い の に れ む む い の と せ む な む い っ か か ら と を 形 成 は る ら 。

上記したような第1実施例の模型のPチャネルMOSトランジスタによれば、ドレイン領域11の外間の一部に接し、これから離れた位置でこれを取り囲むようにパックゲート領域13が形成されているので、ドレイン電極Dに高電圧の静電インの人力した場合には、サージ電流がドレイン領域11から周囲のパックゲート領域13の方向に分散して流れるようになり、ドレイン領域11

2 4 を形成し、全面にイオン注入法により N 型不 純物のイオン (例えばリンイオン P *) を注入す る。

次に、第2図(i)に示すように、1200℃の熱処理によりリンを拡散させ、N型のバックゲート領域用の不鈍物拡散層13を形成する。

次に、第2図(j)に示すように、フォトエッチング法により表面にフォトレジストパターン 25を形成し、イオン注入法により全面にポロンイオンB・を注入する。

次に、第2図(k)に示すように、CVD法により基板全面に層間絶縁膜(SiO2)16を1.0μmの厚さに堆積した後、1000℃の無処理により、上記層間絶縁膜16のアニールおよびボロンの拡散を行い、P・型のドレイン電極取り出し用の不純物拡散層12とソース領域用の不純物拡散層14を形成する。

次に、第2図(2)に示すように、フォトエッチング法により前記層間絶縁裏16の一部を閉口 してコンタクトホールを形成する。

の電位の上昇が少なくなり、この電位がゲート絶縁 腰 1 5 の絶縁耐量を越え難くなり、ゲート絶縁 腰 1 5 の破壊、素子の許電破壊が抑制される。

第3図および第4図は、それぞれ本発明の素子を集積回路化した場合における構型のPチャネルMOSトランジスタの断面構造を示している。

特閒平4-154173(6)

第 4 図は、 P - 型番板 4 0 上で N・型埋め込み 層 4 1 により囲まれて深く形成された 鳥状の N -型の埋め込みエピタキシャル層 4 2 上に模型の P チャネルMOSトランジスタを形成したものであ る。 即ち、 P - 型番板 4 0 上に深く形成された凸

おいては、P・型芸板30、40上に上記模型の PチャネルMOSトランジスタとは分離されて別 の素子が形成されている。

[発明の効果]

上述したように本発明の半導体装置によれば、模型MOS FETの静電サージ耐量の向上を図ることができる。因みに、従来例の模型MOS FETは、容量負荷がない場合の静電サージ耐量が一数百V程度しかなかったが、本発明の模型MOS FETは、千V以上の静電サージ耐量を実現できた。

4. 図面の簡単な説明

第1図は本発明の第1実施例に係る模型のPチャネルMOSトランジスタの平面パターンを示す図、第2図(a)乃至(m)は第1図中のMOSトランジスタの形成方法の一例を示す断面図、第3図は本発明の第2実施例に係る模型のPチャネルMOS外明の第3実施例に係る模型のPチャネルMOSトランジスタを示す断面図、第5図(a)および


状の N ・型塩め込み層41の内部に N - 型の埋め 込みエピタキシャル層42が形成され、このN‐ 型エピタキシャル層42上にドレイン領域用の P 型拡散層11が形成され、上記NT型エピタキシ + ル層 4 2 の表面で上記 P 型拡散層 1 1 の外周の 一部に接すると共に一部が上記N * 型埋め込み層 41の内部に位置するようにチャネル領域・バッ クゲート領域用のN型拡散層13が形成され、こ のN型拡散層13に連なって前記P型拡散層11 を離れた位置で取り囲むように上記NT型エピタ キシャル層42の表面の一部および N * 型埋め込 み層41の表面にパックゲート領域用の N 型拡散 層13′が形成されている。なお、12はドレイ ン領域電極取り出し用の P * 型拡散層、14はソ ース領域用のP・型拡飲層、15はゲート絶録膜、 Gはゲート電極、Dはドレイン電極、S・Bはソ ース・バックゲート共通電極、16は層間絶録膜、 35はパックゲート領域電極取り出し用の N・型 拡散層である。

なお、第3回および第4回に示した集積回路に

(b) は従来の模型のMOS FETの平面パターンおよびそのB-B線断面を示す図、第6図は第5図(b)の模型のMOS FETに静電サージが入力した場合のサージ電流の流れを示す図である。


特別平4-154173 (6)


拡散層、41…N~型埋め込み層、42… 島状の N~型の埋め込みエピタキシャル層。




第 3 図

出額人代理人 弁理士 鈴 江 武 彦







第 2 図

特閒平 4-154173 (**7**)

